基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
提出了一种固定码长的多码率多边LDPC码译码器,该译码器采用对校验比特信息进行间隔删余的算法实现其多码率译码,并设计了一种适合多码率多边LDPC码的部分并行译码结构.基于该结构在FPGA平台上实现了码长为640 bit,码率为0.5~0.8的多边LDPC码译码器.
推荐文章
一种高效的多码率LDPC译码器的设计
LDPC
CMMB
最小和算法
FPGA
码率兼容的LDPC译码器高层次综合实现
低密度奇偶校验码
最小和译码算法
高层次综合
FPGA实现
基于FPGA的(3,6)LDPC码并行译码器设计与实现
LDPC码
校验矩阵
最小和算法
FPGA
集成SNR估计的LDPC码译码器的设计与实现
低密度奇偶校验码
TMS320C6416芯片
信噪比
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 多码率多边类型LDPC码译码器的设计与实现
来源期刊 电视技术 学科 工学
关键词 多边低密度校验码 多码率 现场可编程门阵列 译码器
年,卷(期) 2011,(15) 所属期刊栏目 器件与应用
研究方向 页码范围 61-64
页数 分类号 TN764|TP391
字数 2781字 语种 中文
DOI 10.3969/j.issn.1002-8692.2011.15.017
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 胡文江 重庆邮电大学通信与信息工程学院 27 95 5.0 8.0
2 黄睿 重庆电子工程职业学院软件工程系 26 37 3.0 4.0
3 谢东福 厦门大学宽带无线通信实验室 5 6 2.0 2.0
4 甘永银 重庆邮电大学重庆市移动通信重点实验室 3 1 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (3)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
2002(1)
  • 参考文献(1)
  • 二级参考文献(0)
2004(1)
  • 参考文献(1)
  • 二级参考文献(0)
2006(1)
  • 参考文献(1)
  • 二级参考文献(0)
2011(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
多边低密度校验码
多码率
现场可编程门阵列
译码器
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电视技术
月刊
1002-8692
11-2123/TN
大16开
北京市朝阳区酒仙桥北路乙7号(北京743信箱杂志社)
2-354
1977
chi
出版文献量(篇)
12294
总下载数(次)
21
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导