USB3.0中五分频电路设计

• 作者: 宫玉彬 赵光
• 来源期刊: 现代电子技术
• 关键词: 分频器 触发器 电流模式逻辑 单相位时钟逻辑
• 年，卷（期）: 2011,（20）
• 所属期刊栏目: 集成电路设计
• 页码范围: 181-183
• 分类号: TN911-34
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2011.20.053

摘要

基于65 nm CMOS工艺,分别采用CML电路和TSPC电路设计并实现一种新型五分频电路,适用于USB 3.0物理层中时钟频率的五分频转换,且输出占空比基本满足50％,仿真结果表明采用CML电路构建的分频器可稳定工作在8 GHz的输入时钟频率,此时功耗为1.9 mW,采用TSPC电路构建的分频器可稳定工作在10 GHz输入时钟频率,此时功耗为0.2 mW,2种分频电路都满足USB 3.0规范要求,完全达到预期目标.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	宫玉彬	电子科技大学物理电子学院	95	592	12.0	19.0
2	赵光	电子科技大学物理电子学院	1	2	1.0	1.0