高速可配置RS纠删解码器的VLSI设计

• 作者: 侯大志 张孝双 蒋洪晖
• 来源期刊: 计算机工程
• 学科: 工学
• 关键词: Reed-Solomon码 纠删 多模式 超大规模集成电路
• 年，卷（期）: 2011,（22）
• 所属期刊栏目: 工程应用技术与实现
• 页码范围: 215-218,221
• 分类号: TP391
• 字数: 2487字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-3428.2011.22.072

摘要

目前对可配置纠错与删除(纠删)解码器研究较少.为此,采用性能优异的RS编码方法,提出一种高速可配置RS纠删解码器的超大规模集成电路(VLSI)架构,并详述可配置纠删BM模块的构成.该架构通过折叠技术,使解码器在保证高速的前提下降低硬件复杂度.通过0.18 μm工艺和Design Complier工具综合测试结果表明,与同类解码器研究相比,该解码器在硬件复杂度吞吐率和可配置性方面,均具有较大优势.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	蒋洪晖		21	46	4.0	5.0
2	侯大志		14	14	2.0	3.0
3	张孝双	中国船舶重工集团公司第七一一研究所	2	0	0.0	0.0