基于VMM构建可重用验证平台

• 作者: 徐金甫 段承超
• 来源期刊: 现代电子技术
• 关键词: System Verilog VMM 可重用 验证平台
• 年，卷（期）: 2011,（8）
• 所属期刊栏目: 集成电路设计
• 页码范围: 127-129,132
• 分类号: TN919-34|TP311
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2011.08.040

摘要

传统的验证平台编写复杂,且难以在不同设计之间重用.采用SystemVerilog支持的VMM验证方法学,并结合带约束的随机验证和覆盖率驱动的验证技术,构建可重用验证平台,完成时UART模块的验证.与直接测试方法相比,该验证平台不仅能够有效提高验证效率,而且在模块级和系统级验证过程中,能够重用该验证平台或验证组件.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	徐金甫	信息工程大学电子技术学院	16	64	6.0	7.0
2	段承超	信息工程大学电子技术学院	1	17	1.0	1.0