USB3.0中8b/10b编解码器的设计

• 作者: 徐进 马琪
• 来源期刊: 现代电子技术
• 关键词: USB 3.0 8 b/10 b编解码 RTL设计 仿真验证
• 年，卷（期）: 2011,（18）
• 所属期刊栏目: 嵌入式技术
• 页码范围: 9-11
• 分类号: TN492-34
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2011.18.003

摘要

为了在USB 3.0中实现数据的8 b/10 b编解码,采用了查找表法和组合逻辑相结合的方法,把8 b/10 b编解码分解成5 b/6 b编解码和3 b/4 b编解码,用Verilog HDL语言实现了算法的描述,并通过了Modelsim仿真,然后在FPGA上实现了具体的硬件电路.采用500 MHz的时钟信号,经过测验满足了USB 3.0的传输速率5 Gb/s.该创新方法使用了少量逻辑,实现了8 b/10 b编解码器,并且满足USB 3.0高速数据传输的要求.