基于硬件描述语言的简易CPU设计

• 作者: 杨建波 肖海燕
• 来源期刊: 现代电子技术
• 关键词: FPGA Verilog CPU 时序仿真
• 年，卷（期）: 2011,（22）
• 所属期刊栏目: 集成电路设计
• 页码范围: 178-181
• 分类号: TN710-34|TP282
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2011.22.053

摘要

基于可编程逻辑器件FPGA,利用Verilog硬件描述语言,采用自顶向下和模块化的设计方法,先将CPU的每个模块进行软件设计与仿真,再将每个模块综合起来,设计并验证了一种简单CPU逻辑控制器.对CPU关键功能模块进行了原理分析,并通过Max+-PlusⅡ软件编译适配,给出了时序仿真图.同时在硬件上实现了简单指令控制的流水灯实例,完成了完整的Verilog硬件描述语言的简易CPU设计.该设计具有很强的灵活性与可靠性,只要适当扩展或修改指令集就可以使CPU实现更多的功能.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	肖海燕	湖北师范学院物理与电子科学学院	1	4	1.0	1.0
2	杨建波	湖北师范学院物理与电子科学学院	1	4	1.0	1.0