一种基于FPGA的可变模计数器的VHDL实现

• 作者: 侯静
• 来源期刊: 电子世界
• 学科: 工学
• 关键词: FPGA VHDL 可变模计数器
• 年，卷（期）: 2012,（14）
• 所属期刊栏目: 探索与观察
• 页码范围: 14
• 分类号: TP3
• 字数: 1571字
• 语种: 中文

摘要

可变模计数器是数字系统中广泛应用的一种电路模块,本文讨论了一种基于VHDL语言实现的可变模计数器的EDA设计方案,采用FPGA芯片作为设计载体,FPGA具有在线可重构的优点,如需对计数器的技术指标进行修改,只需修改源程序中的相应参数,重新进行编译、仿真、配置即可,使得设计本身灵活性好,便于升级和维护.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	侯静	开封大学机电工程学院	8	9	2.0	3.0