基于FPGA的SDX总线与Wishbone总线接口设计

• 作者: 刘娟 张智鹏
• 来源期刊: 电子科技
• 学科: 工学
• 关键词: Verilog HDL SDX总线 Wishbone总线 Modelsim Quartus Ⅱ
• 年，卷（期）: 2012,（1）
• 所属期刊栏目: 图像·编码与软件
• 页码范围: 65-68
• 分类号: TP334.7
• 字数: 2725字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-7820.2012.01.023

摘要

针对机栽信息采集系统可靠性、数据管理高效性以及硬件成本的需求，介绍了基于硬件描述语言VerilogHDL设计的SDX总线与Wishbone总线接口转化的设计与实现，并通过Modelsim进行功能仿真，在QuartusⅡ软件平台上综合，最终在A｜tera公司的CycloneⅡ系列FPGA上调试。实验证明了设计的可行性。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	刘娟	西安电子科技大学电子工程学院	6	21	3.0	4.0
2	张智鹏	西安电子科技大学电子工程学院	3	3	1.0	1.0