基于FPGA的便携式BPC定时接收机设计

• 作者: 刘小花 华宇 许林生
• 来源期刊: 时间频率学报
• 学科: 工学
• 关键词: 低频时码 数字接收机 数字滤波 现场可编程门阵列(FPGA)
• 年，卷（期）: 2012,（2）
• 页码范围: 88-95
• 页数: 8页
• 分类号: TN965.5
• 字数: 3214字
• 语种: 中文
• DOI: 10.3969/j.issn.1674-0637.2012.02.005

摘要

介绍了一种基于FPGA的便携式低频时码接收机系统的设计方案。该接收机的特点是体积小,功耗低,方便户外工作人员携带。描述了该接收机的硬件系统结构,给出了软件算法。硬件结构中,使用了ALTERA公司的EP2C70F672C8芯片,软件部分在QuartusⅡ开发环境下完成。系统测试结果表明,按本方案设计的接收机集成度高,可靠性好,易扩展,易升级,具有一定的实用价值。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	华宇		2	3	1.0	1.0
2	许林生		1	3	1.0	1.0