基于FPGA的CRC编解码器实现

• 作者: 孙志雄 谢海霞
• 来源期刊: 电子器件
• 学科: 工学
• 关键词: CRC 编码器 解码器 FPGA VHDL
• 年，卷（期）: 2012,（6）
• 所属期刊栏目: 电子电路设计分析及应用
• 页码范围: 657-660
• 页数: 4页
• 分类号: TN911.22
• 字数: 1762字
• 语种: 中文
• DOI: 10.3969/j.issn.1005-9490.2012.06.008

摘要

循环冗余校验(CRC)是一种广泛应用于通信领域以提高数据传输可靠性的差错控制方法.介绍了CRC码的原理,分析了CRC编码、解码电路设计思路.利用VHDL语言设计CRC(7,3)编解码器并通过QuartusⅡ仿真平台进行仿真验证,最后下载到FPGA芯片实现了CRC(7,3)编解码电路.仿真及实验结果表明采用此方法实现的CRC编解码器具有速度快、可靠性高及易于大规模集成的优点.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	谢海霞	琼州学院电子信息工程学院	13	84	7.0	8.0
2	孙志雄	琼州学院电子信息工程学院	20	95	7.0	9.0