基于FPGA的BLVDS高速通信总线设计

• 作者: 姚从潮 王新民 黄誉
• 来源期刊: 测控技术
• 学科: 工学
• 关键词: BLVDS FPGA PCB布线 LVDS
• 年，卷（期）: 2012,（7）
• 所属期刊栏目: 总线与网络
• 页码范围: 76-81
• 分类号: TP336
• 字数: 5109字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-8829.2012.07.020

摘要

测试总线是测试系统中的一个重要环节,是准确传输信号的关键.详细介绍了LVDS与BLVDS技术,在此基础上论述了BLVDS总线布置设计、PCB布线设计、数据格式设计及通信背板设计,并提出了一种基于FPGA的BLVDS总线设计,采用Verilog HDL实现FPGA内部逻辑电路设计,FPGA完成BLVDS总线上数据的接收、发送,以及数据的缓存.实验结果表明,该总线通信速度快、稳定、可靠.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王新民	西北工业大学自动化学院	188	1307	18.0	24.0
2	姚从潮	西北工业大学自动化学院	16	105	7.0	9.0
3	黄誉	西北工业大学自动化学院	12	58	4.0	7.0