基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
提出并实现了一种高速缓存的V-LRU RAM单周期清零技术.运行操作系统的CPU在不同任务之间切换时,需要对V-LRU RAM清零.使用传统的计数器依次清空V-LRU RAM的各行,CPU会白白浪费很多个时钟周期.在一个时钟周期对V-LRU RAM清空,可以大大提高CPU的性能.在四路组相联的高速缓存设计中,容量为16 k、8k和4k字节时,使用该技术可以将以前的256、128和64个时钟周期降低到只有1个时钟周期.基于SMIC O.13μm工艺,实现该技术的硬件电路面积为6 312.8μm2,且高速缓存的缺失率保持在非常低的水平.这种技术同样适用于对RAM需要单周期清空的场合.
推荐文章
一种基于预比较的低功耗高速缓存设计
预比较
反相时钟
组相联Cache
基于循环的指令高速缓存访问预测方法
指令高速缓存
路预测
循环
路径
基于BCH算法的高速缓存纠检错方案研究
BCH 码
单粒子效应
并行
高速缓存
检错
Web高速缓存及其在卫星Internet中的应用
卫星通信
因特网
高速缓存
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 高性能低功耗高速缓存的V-LRU RAM单周期清零技术
来源期刊 微电子学 学科 工学
关键词 单周期清零 V-LRU RAM 高速缓存 时钟周期 缺失率
年,卷(期) 2012,(1) 所属期刊栏目 电路与系统设计
研究方向 页码范围 97-101
页数 分类号 TN79+1
字数 3978字 语种 中文
DOI 10.3969/j.issn.1004-3365.2012.01.024
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 涂志娣 深圳大学光电子学研究所 4 10 1.0 3.0
2 萱磊 深圳大学光电子学研究所 1 0 0.0 0.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (12)
共引文献  (11)
参考文献  (7)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
1996(1)
  • 参考文献(0)
  • 二级参考文献(1)
2000(1)
  • 参考文献(0)
  • 二级参考文献(1)
2002(1)
  • 参考文献(0)
  • 二级参考文献(1)
2004(2)
  • 参考文献(0)
  • 二级参考文献(2)
2005(2)
  • 参考文献(1)
  • 二级参考文献(1)
2006(1)
  • 参考文献(1)
  • 二级参考文献(0)
2007(2)
  • 参考文献(0)
  • 二级参考文献(2)
2008(1)
  • 参考文献(0)
  • 二级参考文献(1)
2009(4)
  • 参考文献(2)
  • 二级参考文献(2)
2010(3)
  • 参考文献(2)
  • 二级参考文献(1)
2011(1)
  • 参考文献(1)
  • 二级参考文献(0)
2012(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
单周期清零
V-LRU RAM
高速缓存
时钟周期
缺失率
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
微电子学
双月刊
1004-3365
50-1090/TN
大16开
重庆市南坪花园路14号24所
1971
chi
出版文献量(篇)
3955
总下载数(次)
20
论文1v1指导