多相抽取滤波器的FPGA实现

• 作者: 孙志雄 谢海霞
• 来源期刊: 电子器件
• 学科: 工学
• 关键词: 抽取滤波器 多相分解 FPGA Verilog HDL
• 年，卷（期）: 2012,（3）
• 所属期刊栏目: 电子电路设计分析及应用
• 页码范围: 331-333
• 分类号: TN911.72
• 字数: 2145字
• 语种: 中文
• DOI: 10.3969/j.issn.1005-9490.2012.03.020

摘要

信号的多相分解在多抽样率信号处理中有着重要的作用.介绍了多相分解的基本理论,结合FIR抽取滤波器的多相分解形式,用Verilog HDL语言来实现2倍抽取滤波器的多相结构,QuartusⅡ软件仿真输出波形,并且用MATLAB对仿真结果进行验证并作比较.结果正确,最后将编程数据文件下载到FPGA芯片上.多相抽取滤波器的设计方法是可行的,整个设计过程由软件实现,参数易于修改.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	谢海霞	琼州学院电子信息工程学院	13	84	7.0	8.0
2	孙志雄	琼州学院电子信息工程学院	20	95	7.0	9.0