可简化FPGA应用设计的高速模数转换器

• 来源期刊: 今日电子
• 学科: 工学
• 关键词: 高速模数转换器 FPGA 设计 应用 数据路径 差分输出 串行接口 同步事件
• 年，卷（期）: 2012,（12）
• 所属期刊栏目: 其他栏目
• 页码范围: 65-65
• 页数: 1页
• 分类号: TN791
• 字数: 923字
• 语种: 中文

摘要

AD9250转换器的JESD204B串行接口将每个IC所需高速差分输出数据路径的数目从多达28个减至2个。每个上电周期以及经过链路重新同步事件后，其Subclassl确定性延迟功能都是可重复的。