一种基于FPGA的ISA航空总线设计方法

• 来源期刊: 飞机设计
• 学科: 工学
• 关键词: Nios Ⅱ处理器 FPGA 自定义IP核 Verilog硬件描述语言
• 年，卷（期）: 2012,（4）
• 页码范围: 45-49
• 页数: 5页
• 分类号: TP3
• 字数: 2369字
• 语种: 中文

摘要

Nios Ⅱ处理器是Altera公司推出的基于SOPC系统的嵌入式软核处理器。在Quartus Ⅱ软件的SOPC Builder工具中,用户可以利用Nios Ⅱ处理器、标准配套外围设备以及用户自定义的逻辑接口IP核来创建适用的Nios Ⅱ嵌入式系统,再将设计下载到Altera公司的FPGA中进行实现。本文在Quartus Ⅱ软件中使用Verilog硬件描述语言创建了基于Avalon总线的ISA总线接口逻辑,并在SOPC Builder中实现对此元件的封装,使之成为可供Nios Ⅱ系统使用IP核。