PCI总线从接口的设计与验证

• 作者: 刘佑宝 许志宏 闫福鑫
• 来源期刊: 计算机技术与发展
• 学科: 工学
• 关键词: PCI接口 Verilog HDL 状态机 系统验证
• 年，卷（期）: 2012,（8）
• 所属期刊栏目: 应用开发研究
• 页码范围: 233-236
• 分类号: TP39
• 字数: 2311字
• 语种: 中文
• DOI: 10.3969/j.issn.1673-629X.2012.08.060

摘要

讨论了一种包括配置空间和I/0空间的从PCI( PCI -slave)接口电路的Verilog HDL设计.重点介绍了顶层的系统架构,对其进行了功能分析和结构划分,并详细阐述了各子模块电路的设计和实现.根据PCI总线交易时序,给出使用有限状态机实现接收总线信号控制本地逻辑的方法.针对PCI时序的复杂性,提出了一种新颖实用的PCI系统验证方法,并重点讲述了组建验证平台的方法及其优点.通过编写测试激励程序完成了功能仿真,仿真和验证的结果表明,该接口电路在功能和时序上符合PCI技术规范,达到了预定的目标.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	刘佑宝		56	248	9.0	13.0
2	闫福鑫		2	12	2.0	2.0
3	许志宏		2	12	2.0	2.0