基于虚拟可重构平台的时序电路演化设计

• 作者: 娄建安 常小龙 张之武 李川涛
• 来源期刊: 计算机技术与发展
• 学科: 工学
• 关键词: 时序电路 虚拟可重构 HDL仿真 演化硬件
• 年，卷（期）: 2012,（3）
• 所属期刊栏目: 应用开发研究
• 页码范围: 203-206
• 分类号: TP302.1
• 字数: 2798字
• 语种: 中文
• DOI: 10.3969/j.issn.1673-629X.2012.03.053

摘要

目前,电路进化设计是演化硬件研究的主要方向之一.而时序电路由于存在反馈环不便于进行电路描述和软件仿真.文中对时序电路的演化设计方法进行了改进,提出了专门针对时序电路演化的虚拟可重构平台,建立起电路编码与HDL代码的映射关系.应用TEXTIO和MATLAB来辅助仿真测试过程,使测试向量数量巨大、难以处理的问题得到很好地解决.最后调用ModelSim完成了FSM的演化实验.实验结果验证了基于此平台演化时序电路的可行性和有效性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	娄建安	军械工程学院电气工程系	32	131	6.0	9.0
2	张之武	军械工程学院电气工程系	6	13	2.0	3.0
3	李川涛	军械工程学院电气工程系	10	32	4.0	5.0
4	常小龙	军械工程学院静电与电磁防护研究所	26	88	6.0	6.0