基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
针对序列图像实时边缘和角点检测应用需求,对Harris算法进行了硬件加速设计,提出了一种内嵌并行运算的流水线结构.采取分解简化高斯模板、流水实现复杂计算、缓存灰度数据并并行计算一阶差分及其乘积等措施提高算法的实时处理能力,减少硬件资源消耗.ModeISim仿真结果和ISE综合报告显示,与常规方法相比,该设计在性能、速度和硬件资源消耗方面均表现较好,在实时图像处理应用领域有较好的实用价值.
推荐文章
基于硬件加速的快速傅里叶变换
FFT
FPGA
单片机
硬件加速
一种KNN算法的可重构硬件加速器设计
K近邻算法
现场可编程门阵列
可重构硬件
并行计算
2D图像硬件加速引擎的设计优化
图像加速
2D引擎
GBA游戏
低功耗
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 Harris算法硬件加速设计
来源期刊 电路与系统学报 学科 工学
关键词 角点检测 硬件加速 并行运算 流水线结构
年,卷(期) 2012,(1) 所属期刊栏目 论文
研究方向 页码范围 47-53
页数 分类号 TP391
字数 3869字 语种 中文
DOI 10.3969/j.issn.1007-0249.2012.01.009
五维指标
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (1)
共引文献  (3)
参考文献  (5)
节点文献
引证文献  (1)
同被引文献  (1)
二级引证文献  (7)
1995(1)
  • 参考文献(1)
  • 二级参考文献(0)
1997(1)
  • 参考文献(1)
  • 二级参考文献(0)
1998(1)
  • 参考文献(1)
  • 二级参考文献(0)
2003(1)
  • 参考文献(0)
  • 二级参考文献(1)
2007(1)
  • 参考文献(1)
  • 二级参考文献(0)
2008(1)
  • 参考文献(1)
  • 二级参考文献(0)
2012(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2017(2)
  • 引证文献(1)
  • 二级引证文献(1)
2018(1)
  • 引证文献(0)
  • 二级引证文献(1)
2019(3)
  • 引证文献(0)
  • 二级引证文献(3)
2020(2)
  • 引证文献(0)
  • 二级引证文献(2)
研究主题发展历程
节点文献
角点检测
硬件加速
并行运算
流水线结构
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电路与系统学报
双月刊
1007-0249
44-1392/TN
16开
广东省广州市
1996
chi
出版文献量(篇)
2090
总下载数(次)
5
总被引数(次)
21491
论文1v1指导