一种HIMAC硬件协处理器的设计与FPGA实现

• 作者: 潘伟涛 邱智亮
• 来源期刊: 电子器件
• 学科: 工学
• 关键词: 嵌入式系统 HIMAC FPGA 逻辑综合
• 年，卷（期）: 2012,（2）
• 所属期刊栏目: 电子电路设计分析及应用
• 页码范围: 221-226
• 分类号: TP312
• 字数: 3648字
• 语种: 中文
• DOI: 10.3969/j.issn.1005-9490.2012.02.024

摘要

为降低HINOC系统中CPU负荷,设计了一种HINOC MAC层的硬件加速协处理器,将部分软件功能采用硬件实现.设计采用硬件流分类机制及基于定长单元存储变长分组的队列管理方法,实现了各种业务流的快速分组、转发、调度等性能的明显提升.该设计通过了仿真及FPGA验证,实现了CPU、HIPHY及以太网之间数据的快速搬移处理.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	邱智亮	西安电子科技大学综合业务网理论及关键技术国家重点实验室	74	274	9.0	12.0
2	潘伟涛	西安电子科技大学综合业务网理论及关键技术国家重点实验室	15	45	4.0	5.0