一个低功耗1G-samples/s,6-bit折叠插值ADC芯片设计

• 作者: 刘萌萌 张盛 李政 杨津 林孝康
• 来源期刊: 电路与系统学报
• 学科: 工学
• 关键词: 低功耗 高线性度缓冲器 折叠 电流插值 超宽带接收机
• 年，卷（期）: 2012,（1）
• 所属期刊栏目: 论文
• 页码范围: 1-4
• 分类号: TN79+2
• 字数: 1118字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-0249.2012.01.001

摘要

本文提出了一种具有高线性度的折叠,插值结构数模转换器(ADC).与高速并行数模转换器(Flash ADC)相比较,该结构具有面积小,功耗低的特点,适用于低功耗超宽带(UWB)接收机中.本文对电路各部分进行了设计,并在SMIC 0.18μm工艺下完成了版图设计和后仿真.版图核心电路面积(不包括PAD)仅为0.45mm2,在1G samples/s 采样率,输入信号为488.77MHz时,总功耗仅为57mW,有效位(ENOB)达到5.74bits.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	林孝康	清华大学深圳研究生院	128	1192	17.0	30.0
2	李政	清华大学深圳研究生院	199	3420	34.0	49.0
3	张盛	清华大学深圳研究生院	41	161	7.0	10.0
4	刘萌萌	清华大学微纳电子系	5	32	3.0	5.0
5	杨津	清华大学深圳研究生院	2	4	1.0	2.0