IC设计中的ESD保护技术探讨

• 作者: 华梦琪 吴海宏 张勇 曹燕杰 朱琪 王勇
• 来源期刊: 电子与封装
• 学科: 工学
• 关键词: 集成电路 静电放电保护 可靠性
• 年，卷（期）: 2012,（12）
• 页码范围: 24-30
• 分类号: TN402
• 字数: 6526字
• 语种: 中文

摘要

ESD 是集成电路设计中最重要的可靠性问题之一.IC失效中约有40%与ESD/EOS(电学应力)失效有关.为了设计出高可靠性的IC,解决ESD问题是非常必要的.文中讲述一款芯片ESD版图设计,并且在0.35μm 1P3M 5V CMOS工艺中验证,成功通过HBM-3000V和MM-300V测试.这款芯片的端口可以被分成输入端口、输出端口、电源和地.为了达到人体放电模型(HBM)-3000V和机器放电模型(MM)-300V,首先要设计一个好的ESD保护网络.解决办法是先让ESD的电荷从端口流向电源或地,然后从电源或地流向其他端口.其次,给每种端口设计好的ESD保护电路,最后完成一张ESD保护电路版图.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	吴海宏		4	10	2.0	3.0
2	王勇		3	10	2.0	3.0
3	朱琪		2	8	1.0	2.0
4	曹燕杰		2	8	1.0	2.0
5	张勇		2	8	1.0	2.0
6	华梦琪		1	7	1.0	1.0