DDR3时序分析与设计

• 作者: 史林森 曹跃胜 李晋文 肖立权 胡军
• 来源期刊: 计算机科学
• 学科: 工学
• 关键词: DDR3存储器 时序分析 仿真
• 年，卷（期）: 2012,（4）
• 所属期刊栏目: 体系结构
• 页码范围: 293-295,封3
• 分类号: TN41
• 字数: 3803字
• 语种: 中文
• DOI: 10.3969/j.issn.1002-137X.2012.04.068

摘要

DDR3存储器已经成为目前服务器和计算机系统的主流应用,虽然DDR3采用双参考电压片上校准引擎、动态ODT、fly-by拓扑以及write-leveling等技术在一定程度上提高了信号完整性,但其时序的分析与设计实现仍然比较困难.针对某自研处理器及服务器主板设计,简要介绍了DDR3源同步信号传输的基本原理,使用时域信号仿真工具,量化分析了DDR3系统通道中影响时序的主要因素,并对DDR3的写操作时序进行了分析与裕量计算.仿真结果表明,信号占空比失真程度随着信号ODT值的改变和同时开关的I/O数目增加加剧了3％～5％,而串扰引入的时序偏斜可达218ps.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	肖立权	国防科技大学计算机学院	17	79	4.0	8.0
2	李晋文	国防科技大学计算机学院	23	142	6.0	11.0
3	曹跃胜	国防科技大学计算机学院	9	112	6.0	9.0
4	胡军	国防科技大学计算机学院	6	88	5.0	6.0
5	史林森	国防科技大学计算机学院	1	40	1.0	1.0