基于FPGA的UART IP核设计与实现

• 作者: 史国庆 张建东 董大成
• 来源期刊: 计算机测量与控制
• 关键词: 通用异步收发器 IP核 FPGA 硬件描述语言
• 年，卷（期）: 2012,（8）
• 所属期刊栏目: 算法、设计与应用
• 页码范围: 2251-2253
• 分类号: TP274
• 语种: 中文

摘要

UART控制器是计算机串行通信子系统和电信领域广泛使用的设备；针对工程应用中UART内部FIFO空间不能满足需求的问题,结合UART的特点以及FPGA设计可移植性的优势,提出一种基于FPGA芯片的嵌入式UARTIP核设计方法；对于接收和发送通道分别配置有256字节的先进先出堆栈,有效减小了对CPU资源的占用,提高了IP核性能；而且在每帧数据之间增加字间隔,并通过编程设置字间隔长度,可有效解决不同设备同处理数据速度有差异的问题;利用硬件描述语言VHDL来实现设计,并完成了UART的功能和时序仿真,结果显示设计满足要求,具有良好的使用价值.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张建东	西北工业大学电子信息学院	81	443	11.0	15.0
2	史国庆	西北工业大学电子信息学院	30	189	9.0	12.0
3	董大成	西北工业大学电子信息学院	2	13	2.0	2.0