作者:
基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
提出了由于FPGA容量的攀升和配置时间的加长,采用常规设计会导致系统功能失效的观点.通过详细描述Xilinx FPGA各种配置方式及其在电路设计中的优缺点,深入分析了FPGA上电时的配置步骤和工作时序以及各阶段I/O管脚状态,说明了FPGA上电配置对电路功能的严重影响,最后针对不同功能需求的FPGA外围电路提出了有效的设计建议.
推荐文章
星载FPGA内时序电路设计与时钟控制技术分析
星载FPGA
全局时钟网络
时序电路
时钟偏斜
使用Xilinx Webpack4.2 ISE实现CPLD和FPGA设计
ASIC
Xinlinx Webpack4.2 ISE
七段译码器
基于FPGA的TDICCD驱动时序设计
TDICCD
时序
现场可编程门阵列(FPGA)
基于时序路径的FPGA时序分析技术研究
时序分析技术
时序测试需求
延时计算准则
时序分析方法
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 Xilinx FPGA上电时序分析与设计
来源期刊 电讯技术 学科 工学
关键词 电路设计 FPGA配置 时序分析
年,卷(期) 2012,(4) 所属期刊栏目 基础技术与工程应用
研究方向 页码范围 591-594
页数 分类号 TN702
字数 4048字 语种 中文
DOI 10.3969/j.issn.1001-893x.2012.04.034
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 纪斌 5 36 3.0 5.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (9)
共引文献  (21)
参考文献  (2)
节点文献
引证文献  (20)
同被引文献  (18)
二级引证文献  (18)
2000(1)
  • 参考文献(0)
  • 二级参考文献(1)
2002(1)
  • 参考文献(0)
  • 二级参考文献(1)
2003(2)
  • 参考文献(0)
  • 二级参考文献(2)
2004(1)
  • 参考文献(0)
  • 二级参考文献(1)
2005(1)
  • 参考文献(0)
  • 二级参考文献(1)
2006(3)
  • 参考文献(0)
  • 二级参考文献(3)
2007(1)
  • 参考文献(1)
  • 二级参考文献(0)
2010(1)
  • 参考文献(1)
  • 二级参考文献(0)
2012(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2014(2)
  • 引证文献(2)
  • 二级引证文献(0)
2015(5)
  • 引证文献(4)
  • 二级引证文献(1)
2016(4)
  • 引证文献(4)
  • 二级引证文献(0)
2017(5)
  • 引证文献(3)
  • 二级引证文献(2)
2018(14)
  • 引证文献(5)
  • 二级引证文献(9)
2019(6)
  • 引证文献(2)
  • 二级引证文献(4)
2020(2)
  • 引证文献(0)
  • 二级引证文献(2)
研究主题发展历程
节点文献
电路设计
FPGA配置
时序分析
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电讯技术
月刊
1001-893X
51-1267/TN
大16开
成都市营康西路85号
62-39
1958
chi
出版文献量(篇)
5911
总下载数(次)
21
总被引数(次)
28744
论文1v1指导