一种时序优化的通用FPGA装箱算法

• 作者: 刘垚
• 来源期刊: 计算机工程
• 学科: 工学
• 关键词: 现场可编程门阵列 工艺映射 装箱算法 时序优化
• 年，卷（期）: 2012,（2）
• 所属期刊栏目: 工程应用技术与实现
• 页码范围: 245-247
• 分类号: TP303
• 字数: 3361字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-3428.2012.02.082

摘要

提出一种时序优化的通用FPGA装箱算法.将配置电路与用户电路转化为有向图,解决子图同构问题.将线网延时作为变量,定义关键度,以此为代价函数进行装箱,达到优化时序的目的.在VPR平台上进行实验,结果表明,该算法的时序性能较优,并可应用于不同的可配置逻辑块结构中.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	刘垚	复旦大学专用集成电路与系统国家重点实验室	1	3	1.0	1.0