基于FPGA的高速实时数据采集系统设计

• 作者: 张秋云 王泽勇 王黎 郭建强 高晓蓉
• 来源期刊: 现代电子技术
• 关键词: FPGA Verilog HDL FIFO 数据采集
• 年，卷（期）: 2012,（7）
• 所属期刊栏目: 信号处理
• 页码范围: 69-72,76
• 分类号: TN47-34
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2012.07.021

摘要

设计的基于FPGA的高速实时数据采集系统,可控制6路模拟信号的采集和处理,FPGA中的6个FIFO对数据进行缓存,数据总线传给DSP进行实时处理和上传给上位机显示.程序部分是用Verilog HDL语言,并利用QuartusⅡ等EDA软件进行仿真,验证了设计功能的正确性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王黎	西南交通大学光电工程研究所	155	1580	20.0	31.0
2	高晓蓉	西南交通大学光电工程研究所	220	1956	23.0	34.0
3	王泽勇	西南交通大学光电工程研究所	141	1489	20.0	32.0
4	郭建强	西南交通大学光电工程研究所	64	231	7.0	11.0
5	张秋云	西南交通大学光电工程研究所	2	7	2.0	2.0