基于65nm工艺的高性能低功耗处理器设计

• 作者: 尤凯迪 权衡 欧鹏 肖瑞瑾 虞志益 黄贝
• 来源期刊: 计算机工程
• 学科: 工学
• 关键词: 高性能低功耗处理器 扩展寄存器 门控时钟 65nm工艺 多阈值
• 年，卷（期）: 2012,（19）
• 所属期刊栏目: 工程应用技术与实现
• 页码范围: 250-253
• 分类号: TP391
• 字数: 2990字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-3428.2012.19.064

摘要

研究并设计一款RISC处理器,从架构设计、电路设计、芯片后端设计多个层次保证其高性能、低功耗的特点.在架构设计层面,通过扩展寄存器堆来提升数据交互的局部性并降低对存储器的访问次数.在电路设计层面,利用动态门控时钟技术对乘除法模块和寄存器堆进行高效的时钟控制.在芯片后端设计层面,分析并比较TSMC 65 nm中GP和LP 2种工艺库,采用多阈值设计流程进一步提高处理器的速度并降低功耗.测试结果表明,与其他平台下的性能结果相比,该处理器可以将RS前向纠错解码算法的吞吐率提高4倍～70倍.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	虞志益	复旦大学专用集成电路与系统国家重点实验室	15	64	5.0	7.0
2	黄贝	复旦大学专用集成电路与系统国家重点实验室	4	6	2.0	2.0
3	尤凯迪	复旦大学专用集成电路与系统国家重点实验室	5	17	2.0	4.0
4	肖瑞瑾	复旦大学专用集成电路与系统国家重点实验室	3	11	2.0	3.0
5	权衡	复旦大学专用集成电路与系统国家重点实验室	3	11	2.0	3.0
6	欧鹏	复旦大学专用集成电路与系统国家重点实验室	2	4	2.0	2.0