基于Verilog HDL语言的CAN总线控制器设计及验证

• 作者: 李传南 段帅君 许莉娅
• 来源期刊: 现代电子技术
• 关键词: CAN总线 控制器 FPGA Verilog HDL
• 年，卷（期）: 2012,（10）
• 所属期刊栏目: 总线与网络
• 页码范围: 43-46
• 分类号: TN919-34|TP336
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2012.10.015

摘要

在此利用Verilog HDL设计了一款CAN总线控制器,首先根据协议把整个CAN总线控制器划分为接口逻辑管理、寄存器逻辑和CAN核心模块3个模块,然后用Verilog HDL硬件描述语言设计了各个功能模块,并使用Modelsim软件对各个模块的功能进行了仿真,最后使用FPGA芯片对设计的CAN总线控制器验证,并连接了一个包含该FPGA CAN总线控制器的4节点CAN总线网络.测试结果表明所设计的CAN总线控制器能够完成设定的功能.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李传南	吉林大学电子科学与工程学院	14	24	3.0	4.0
2	许莉娅	黎明职业大学机电工程系	5	12	1.0	3.0
3	段帅君	吉林大学电子科学与工程学院	1	11	1.0	1.0