BELLEⅡ实验高速数据接收板的设计

• 作者: 刘振安 孙德晖 徐昊 王强 赵京周
• 来源期刊: 核电子学与探测技术
• 学科: 工学
• 关键词: Belle2Link 数据获取系统 高速数据传输 RocketIO 在线配置
• 年，卷（期）: 2012,（1）
• 页码范围: 21-24,40
• 分类号: TP399
• 字数: 2255字
• 语种: 中文
• DOI: 10.3969/j.issn.0258-0934.2012.01.005

摘要

在高能物理实验中,随着加速器和探测器性能的提高,数据获取系统正面临着越来越大的海量数据实时可靠传输的挑战.BELLEⅡ探测器是运行在SuperKEKB高亮度加速器上的新型探测器,其数据获取系统也面临这一难题.基于FPGA的高速数据接收模块(HSLB)作为数据获取系统的数据传输核心,采用RocketIO技术实现高速串行数据传输,满足速率3.125 Gbps的设计要求；与专用接口连接的CPLD作为控制芯片在线配置FPGA固件,提供快速硬件程序加载,高速链路共享,高速数据传输和慢控制命令传输的功能.论文详细描述了高速数据传输模块的硬件设计、在线配置FPGA的实现方案.经过测试,该模块成功实现设计目标,并已经按工程进度进行了小批量生产.