基于65nm工艺数字IC物理设计中信号串扰的预防

• 作者: 吴秀龙 王淑芬
• 来源期刊: 电子技术
• 学科: 工学
• 关键词: 串扰 物理设计 数字集成电路
• 年，卷（期）: 2012,（1）
• 所属期刊栏目: 电子技术设计与应用
• 页码范围: 47-48
• 分类号: TN402
• 字数: 1817字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-0755.2012.01.015

摘要

数字集成电路的不断发展和制造工艺的不断进步,使得物理设计面临着越来越多的挑战.特征尺寸的减小,使得后端设计过程中解决信号完整性问题是越来越重要.互连线间的串扰就是其中的一个,所以在后端设计的流程中,对串扰的预防作用也显得尤为重要.本文就TSMC 65nm工艺下,根据具体的设计模块,探索物理设计流程中如何才能更好的预防串扰对芯片时序的影响.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	吴秀龙	安徽大学微纳电子器件与集成电路设计省级实验室	56	135	6.0	8.0
2	王淑芬	安徽大学微纳电子器件与集成电路设计省级实验室	1	6	1.0	1.0