基于FPGA的H.264帧内预测实现和优化

• 作者: 刘西振 杨静 王威
• 来源期刊: 计算机工程
• 学科: 工学
• 关键词: 帧内预测 H.264视频编码标准 现场可编程门阵列 硬件结构 Verilog HDL语言 并行处理
• 年，卷（期）: 2012,（7）
• 所属期刊栏目: 开发研究与设计技术
• 页码范围: 257-259,262
• 分类号: TP391.41
• 字数: 2800字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-3428.2012.07.084

摘要

在使用硬件电路进行H.264编码时,为提高帧内预测运算速度,减少硬件电路面积,提出一种基于现场可编程门阵列(FPGA)的H.264帧内预测硬件电路的实现和优化解决方案.利用FPGA的并行处理能力和同模式下帧内预测数据冗余对硬件电路进行优化.使用Verilog语言进行模块设计,仿真平台为Modelsim,在Altera Cyclonell EP2C20F484C上的实现,验证了该硬件电路结构的高效性及实用性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王威	上海海事大学信息工程学院	5	12	2.0	3.0
2	杨静	上海海事大学信息工程学院	21	54	5.0	6.0
3	刘西振	上海海事大学信息工程学院	3	11	2.0	3.0