基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
RS码是一种纠错能力很强的线性分组码,可大幅提高通信系统性能.针对吉比特无源光网络,设计并实现了32位并行RS (255,239)编码器.编写VerilogHDL代码,利用QuartusⅡ 软件验证功能的正确性.结果表明该编码器运行速度快,占用资源少,满足GPON系统高速数据传输的要求.
推荐文章
基于FPGA的RS编码器设计与实现
里德-索洛蒙编码
对称结构
现场可编程逻辑阵列
多码率并行LDPC编码器的设计与实现
低密度奇偶校验码
多码率
并行编码器
DVB-C系统中RS编码器的设计与实现
RS编码器
有限域
MODELSIM
FPGA
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 GPON中高速并行RS编码器的实现
来源期刊 信息技术 学科 工学
关键词 吉比特无源光网络 并行RS编码 VerilogHDL
年,卷(期) 2012,(2) 所属期刊栏目 研究与探讨
研究方向 页码范围 59-62
页数 分类号 TN929.11
字数 2747字 语种 中文
DOI 10.3969/j.issn.1009-2552.2012.02.017
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 徐伟 哈尔滨工程大学信息与通信工程学院 44 515 11.0 21.0
2 宋威 哈尔滨工程大学信息与通信工程学院 4 4 1.0 1.0
3 董树珍 哈尔滨工程大学信息与通信工程学院 3 7 1.0 2.0
4 栾兵 黑龙江科技学院电气工程学院 1 1 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (2)
参考文献  (9)
节点文献
引证文献  (1)
同被引文献  (0)
二级引证文献  (0)
2002(1)
  • 参考文献(1)
  • 二级参考文献(0)
2004(1)
  • 参考文献(1)
  • 二级参考文献(0)
2006(2)
  • 参考文献(2)
  • 二级参考文献(0)
2008(1)
  • 参考文献(1)
  • 二级参考文献(0)
2009(2)
  • 参考文献(2)
  • 二级参考文献(0)
2010(2)
  • 参考文献(2)
  • 二级参考文献(0)
2012(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2014(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
吉比特无源光网络
并行RS编码
VerilogHDL
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
信息技术
月刊
1009-2552
23-1557/TN
大16开
哈尔滨市南岗区黄河路122号
14-36
1977
chi
出版文献量(篇)
11355
总下载数(次)
31
论文1v1指导