通用数字电路板测试系统硬件设计

• 作者: 刘文波 周博
• 来源期刊: 电子科技
• 学科: 工学
• 关键词: 数字电路板测试 嵌入式硬件设计 FPGA
• 年，卷（期）: 2012,（6）
• 所属期刊栏目: 电子·电路
• 页码范围: 110-114
• 页数: 5页
• 分类号: TN79
• 字数: 2022字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-7820.2012.06.032

摘要

针对传统依靠人工使用示波器、万用表、逻辑分析仪等设备对数字电路板进行测试具有过程复杂、工作量大、可靠性低等缺点，介绍一套通用数字电路板测试系统的硬件设计方案。跟传统数字电路板测试系统相比，文中的设计性能参数更优，主要包括：测试频率最高50MHz并可调为100MHz的整数分频；测试电平兼容-6～＋9V且可编程步长为100mV；测试通道32路，每通道可设为输入输出三态可选且同步工作，存储深度1Mbit，电流驱动能力达50mA并有过载保护。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	刘文波	南京航空航天大学自动化学院	102	951	15.0	27.0
2	周博	南京航空航天大学自动化学院	1	1	1.0	1.0