一种基于FPGA的慢门限恒虚警处理电路设计

• 作者: 薛萍冰
• 来源期刊: 电子科技
• 学科: 工学
• 关键词: 慢门限 恒虚警处理 FPGA
• 年，卷（期）: 2012,（5）
• 所属期刊栏目: 电子·电路
• 页码范围: 64-65,93
• 页数: 3页
• 分类号: TN991
• 字数: 1035字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-7820.2012.05.020

摘要

雷达信号的检测多是在干扰背景下进行,如何从干扰中提取目标信号,不仅要求有一定的信噪比,而且必需有恒虚警处理设备。恒虚警处理是雷达信号处理的重要组成部分,慢门限恒虚警处理主要是针对接收机热噪声,文中介绍一种基于FPGA嵌入式设计的慢门限恒虚警处理电路,给出了仿真模型及仿真结果,并已将其用于某检测器中,取得了良好的经济效益。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	薛萍冰	中国电子科技集团公司第38研究所数字技术部	5	24	3.0	4.0