DLMS算法的脉动阵结构设计及FPGA实现

• 作者: 裴亮锋 陈自力
• 来源期刊: 现代电子技术
• 关键词: 脉动结构 DLMS 无人机 均衡器 FPGA
• 年，卷（期）: 2012,（17）
• 所属期刊栏目: 军事通信
• 页码范围: 47-50
• 分类号: TN715-34
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2012.17.015

摘要

为了减小无人机数据链中的码间干扰,适应数据链对传输速度的要求,利用Verilog HDL设计DLMS算法,并在其中加入脉动阵结构,完成了均衡器的高速实现.仿真表明所设计的均衡器的最高频率可达298.063 MHz,这为以后设计更高频率或其他类型的高速均衡器指明了方向.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	陈自力		122	595	11.0	18.0
2	裴亮锋		4	3	1.0	1.0