一种兼容AMBA总线的实时高效静态存储管理IP的设计与实现

• 作者: 奉世玉 王文丞 王磊 聂泽东 陈川
• 来源期刊: 微电子学与计算机
• 关键词: 实时系统芯片 静态存储管理 AMBA2.0 AHB总线 Verilog HDL
• 年，卷（期）: 2012,（10）
• 页码范围: 140-143,147
• 分类号: TP391
• 语种: 中文

摘要

设计了一种兼容AMBA2.0AHB总线的实时高效存储管理IP——静态存储管理IP.与虚拟存储管理技术相比,IP可以为实时系统芯片的高实时性提供良好的保障,它完成一次存储器访问最多需要2个时钟延时,最少可以达到0延时传输.同时它具有结构简单、可支持8个64M的静态存储器、可编程控制以及进行不同数据宽度的Burst传输等特点.设计采用结构完全并行、时序完全同步的状态机设计思想,采用SIMC.18工艺进行流片,系统芯片整体面积为5mm×3.5mm,测试结果与设计目标基本一致.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王磊	中国科学院深圳先进技术研究院	346	2763	24.0	41.0
2	聂泽东	中国科学院深圳先进技术研究院	16	47	3.0	6.0
3	王文丞	中国科学院深圳先进技术研究院	1	1	1.0	1.0
4	奉世玉	中国科学院深圳先进技术研究院	1	1	1.0	1.0
5	陈川	中国科学院深圳先进技术研究院	11	61	3.0	7.0