数字音频广播基带解码芯片后端设计中的时序收敛方案

• 作者: 张红升 李良威 王国裕 陆明莹
• 来源期刊: 电子质量
• 关键词: 后端设计 基带芯片 时序收敛 时序违例 数字音频广播
• 年，卷（期）: 2012,（2）
• 所属期刊栏目: 测试测量技术
• 页码范围: 5-7,10
• 分类号: TN402
• 语种: 中文
• DOI: 10.3969/j.issn.1003-0107.2012.02.002

摘要

在数字集成电路设计中,时序收敛是保证芯片性能的关键,但随着集成电路制造工艺的不断发展,芯片规模不断增加,结构日趋复杂,时序收敛的难度也逐渐加大。该文针对数字音频广播基带解码芯片的后端设计,分析了造成时序违例的原因,并在综合、布图规划、布局等阶段提出了对应的时序收敛策略,最终使芯片满足了系统的时序要求。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王国裕	重庆邮电大学重庆市微电子工程重点实验室	48	99	6.0	7.0
2	张红升	重庆邮电大学重庆市微电子工程重点实验室	46	89	6.0	7.0
3	陆明莹	重庆邮电大学重庆市微电子工程重点实验室	25	61	5.0	7.0
4	李良威	重庆邮电大学重庆市微电子工程重点实验室	2	7	1.0	2.0