套刻偏差对4H-SiC浮动结结势垒肖特基二极管的影响研究

• 作者: 张义门 张玉明 戴小伟 汤晓燕
• 来源期刊: 物理学报
• 学科: 工学
• 关键词: 结势垒肖特基二极管 浮动结 套刻偏差
• 年，卷（期）: 2012,（8）
• 页码范围: 488-492
• 分类号: TN311.7
• 语种: 中文

摘要

4H-SiC浮动结结势垒肖特基二极管与常规结势垒肖特基二极管相比在相同的导通电阻条件下具有更高的击穿电压．由P＋埋层形成的浮动结与主结P＋区之间的套刻对准是实现该结构的一项关键技术．二维模拟软件ISE的模拟结果表明，套刻偏差的存在会明显影响器件的击穿特性，随着偏差的增大击穿电压减小．尽管主结和埋层的交错结构与对准结构具有相似的击穿特性，但是当正向电压大于2V后，交错结构的串联电阻更大．

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张义门	西安电子科技大学微电子学院宽禁带半导体材料与器件教育部重点实验室	129	835	15.0	21.0
2	张玉明	西安电子科技大学微电子学院宽禁带半导体材料与器件教育部重点实验室	126	777	15.0	20.0
3	汤晓燕	西安电子科技大学微电子学院宽禁带半导体材料与器件教育部重点实验室	24	144	7.0	11.0
4	戴小伟	西安电子科技大学微电子学院宽禁带半导体材料与器件教育部重点实验室	1	5	1.0	1.0