基于FPGA的电子式互感器智能合并单元研制

• 作者: 段雄英 王伟明
• 来源期刊: 电力系统保护与控制
• 学科: 工学
• 关键词: 合并单元 IEC61850 服务器模型 FPGA 功能测试
• 年，卷（期）: 2012,（2）
• 所属期刊栏目: 设计开发
• 页码范围: 131-134,140
• 分类号: TM76
• 字数: 2635字
• 语种: 中文
• DOI: 10.3969/j.issn.1674-3415.2012.02.025

摘要

在介绍合并单元服务器模型的基础上,描述了一种基于现场可编辑逻辑门阵列( FPGA)的电子式互感器智能合并单元的具体实现方法.根据FPGA的模块化编程和多任务处理的特点,该方法在单片FPGA内实现采样脉冲同步,数据采集,采样值处理,以及以太网控制芯片驱动和数据帧发送.本合并单元能够传输符合IEC61850-9-1和IEC61850-9-2规约的数据帧,两种数据帧的传输可以根据实际需要进行切换.运用MMS Ethereal软件对本合并单元发送的数据帧进行捕获和分析,结果表明该合并单元具有较高的灵活性和较强的实用价值.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	段雄英	大连理工大学电气工程学院	96	2171	27.0	42.0
2	王伟明	大连理工大学电气工程学院	7	145	4.0	7.0