一种改进的多核处理器硬件预取技术

• 作者: 张红波 方娟
• 来源期刊: 计算机科学
• 学科: 工学
• 关键词: CMP 访存模式 存储访问延迟 指令窗口
• 年，卷（期）: 2012,（z2）
• 所属期刊栏目: 网络与嵌入式技术
• 页码范围: 48-50,64
• 页数: 4页
• 分类号: TP333
• 字数: 2719字
• 语种: 中文

摘要

存储访问延迟一直是制约计算机系统整体性能的瓶颈,多核处理器的出现使“存储墙”问题更加严重.预取技术可以隐藏存储访问延迟,因此基于多核处理器的预取技术最近成为学术界研究的热点.研究了目前较为新颖的多核处理器预取技术Future execution,然后针对其缺陷提出改进,即提出了FE-Runahead架构,其减少了二级Cache访问缺失,提高了二级Cache命中率.实验结果表明,改进后的预取架构的二级Cache命中率提高了约9％,相对执行时间减少了8％.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	方娟	北京工业大学计算机学院	60	267	9.0	12.0
2	张红波	北京工业大学计算机学院	3	6	2.0	2.0