基于SV语言的UART模块功能验证

• 作者: 刘涵 唐祯安 杨兵
• 来源期刊: 信息通信
• 学科: 工学
• 关键词: UART模块 SystemVerilog VMM验证 形式化验证
• 年，卷（期）: 2012,（1）
• 所属期刊栏目: 学术研究
• 页码范围: 23-24
• 分类号: TN407
• 字数: 2272字
• 语种: 中文
• DOI: 10.3969/j.issn.1673-1131.2012.01.011

摘要

随着半导体工艺的发展,SoC芯片的规模和复杂度日益增大,传统的验证方法已经不能满足要求.本文介绍了基于SystemVerilog验证语言的形式化验证和VMM验证这两种功能验证的方法,并且结合使用这两种方法对一个UART接口模块进行了验证,在保证验证完备性的基础上,有效地提高了功能验证的效率.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	唐祯安	大连理工大学电子科学与技术学院	142	1281	17.0	29.0
2	刘涵	大连理工大学电子科学与技术学院	1	4	1.0	1.0
3	杨兵	大连理工大学电子科学与技术学院	1	4	1.0	1.0