基于FPGA和PLL的DBPL信号解码系统的设计

• 作者: 习友宝 古天祥 黄小东
• 来源期刊: 电子世界
• 关键词: DBPL解码 FPGA 锁相环
• 年，卷（期）: 2012,（16）
• 所属期刊栏目: 设计应用
• 页码范围: 114
• 页数: 1页
• 字数: 1241字
• 语种: 中文

摘要

DBPL信号是铁路系统中的列车运行控制信号.设计了一种解码电路,将频率为564.48kHz的DBPL信号分离出来,利用FPGA和锁相环对DBPL信号进行解码,得到DBPL信号的测频信号和原码,并送到单片机进行测频和解析.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	习友宝	电子科技大学电子工程学院	82	592	12.0	20.0
2	古天祥	电子科技大学电子工程学院	119	867	15.0	23.0
3	黄小东	电子科技大学电子工程学院	4	8	2.0	2.0