高性能维特比在卫星导航接收机中FPGA实现

• 作者: 李秋凤 杨晓昆 王千喜 翟羽佳 胡强
• 来源期刊: 现代电子技术
• 关键词: Viterbi译码器 GPS/GALILEO接收机 卷积码 FPGA
• 年，卷（期）: 2012,（6）
• 所属期刊栏目: 航空航天技术
• 页码范围: 107-110
• 分类号: TN764-34
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2012.06.031

摘要

卫星定位接收机中卷积码译码即维特比译码器,在处理器中面临占有资源较多、处理时间过长等问题,为了减少处理器资源的占用和提高处理速度,采用并行加比选蝶形单元的的方法,在FPGA平台上用硬件描述语言设计一种高性能维特比译码器,作为GPS L2频点和GALILEO E1频点接收机的通用译码器,在GPS和GALILEO接收机上运用,大大减少资源使用,提高接收机的处理速度.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王千喜	中国航天科工信息技术研究院总体部	3	8	2.0	2.0
2	杨晓昆	中国航天科工信息技术研究院总体部	9	15	3.0	3.0
3	胡强	中国航天科工信息技术研究院总体部	11	30	4.0	4.0
4	李秋凤	中国航天科工信息技术研究院总体部	2	4	1.0	2.0
5	翟羽佳	中国航天科工信息技术研究院总体部	2	4	1.0	2.0