基于FPGA的移动通信中卷积码编码器设计

• 作者: 刘倩 徐震 肖娟
• 来源期刊: 现代电子技术
• 关键词: 卷积码 编码器 现场可编程门阵列 VHDL
• 年，卷（期）: 2012,（5）
• 所属期刊栏目: 无限通信
• 页码范围: 65-67
• 分类号: TN92-34
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2012.05.018

摘要

卷积码是一种性能优良的差错控制编码.介绍了卷积码编码原理,基于FPGA利用VHDL硬件描述语言实现了一个(2,1,9)卷积码编码器.给出了仿真结果,并在FPGA器件上验证实现.仿真及测试结果表明,达到了预期的设计要求,并用于实际项目中.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	肖娟	武汉工业学院电气与电子工程学院	8	18	2.0	3.0
2	徐震	武汉工业学院电气与电子工程学院	2	10	2.0	2.0
3	刘倩	武汉工业学院电气与电子工程学院	1	4	1.0	1.0