一种基于Verilog HDL的可重触发单稳态电路的实现

• 作者: 卓晓丹
• 来源期刊: 科协论坛：下半月
• 学科: 工学
• 关键词: 单稳态 Verilog HDL 仿真
• 年，卷（期）: 2012,（1）
• 所属期刊栏目: 科研探索与知识创新
• 页码范围: 87-89
• 分类号: TP39
• 字数: 1653字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-3973.2012.01.045

摘要

具体介绍了单稳态电路的特点及实现原理,详细阐述了用Verilog HDL进行编写设计的过程,同时在quartus II 9.0中新建工程进行编译仿真,给出功能仿真的波形,并将该工程下载到FPGA硬件板上,得到的运行结果与功能仿真的结果相同,验证了该设计的正确性。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	卓晓丹		9	19	3.0	4.0