基于FPGA的数字三相锁相环优化设计

• 作者: 胡海华
• 来源期刊: 现代电子技术
• 关键词: FPGA 三相锁相环 乘法复用 CORDIC
• 年，卷（期）: 2012,（14）
• 所属期刊栏目: 集成电路设计
• 页码范围: 169-171
• 分类号: TN911.8-34|TP332
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2012.14.053

摘要

数字三相锁相环中含有大量乘法运算和三角函数运算,占用大量的硬件逻辑资源.为此,提出一种数字三相锁相环的优化实现方案,利用乘法模块复用和CORDIC算法实现三角函数运算,并用Verilog HDL硬件描述语言对优化前后的算法进行了编码实现.仿真和实验结果表明,优化后的数字三相锁相环大大节省了FPGA的资源,并能快速、准确地锁定相位,具有良好的性能.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	胡海华	成都航空职业技术学院电子工程系	7	11	2.0	3.0