可重构Grφstl设计研究及其FPGA实现

• 作者: 李仁发 李志灿 王奕
• 来源期刊: 计算机工程与应用
• 学科: 工学
• 关键词: 安全散列算法(SHA) 可重构 现场可编程门阵列(FPGA) Grφstl算法
• 年，卷（期）: 2012,（6）
• 所属期刊栏目: 研发、设计、测试
• 页码范围: 49-52
• 分类号: TP332.1
• 字数: 3377字
• 语种: 中文
• DOI: 10.3778/j.issn.1002-8331.2012.06.015

摘要

Grφstl是继承MD迭代结构和沿用AES压缩函数的SHA-3候选算法.目前的研究只针对Grφstl算法的一种或两种参数版本进行实现,并没有针对Grφstl四种参数版本的设计,缺少灵活性.在分析Grφstl算法的基础上,采用可重构的设计思想,在FPGA上实现了Grφstl四种参数版本.实验结果表明,在Xilinx Virtex-5 FPGA平台上,四参数可重构方案的面积为4279 slices,时钟频率为223.32 MHz,与已有的实现方法相比,具有面积小、时钟频率高及灵活性等优点.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李仁发	湖南大学嵌入式系统与网络实验室	468	4582	30.0	44.0
10	王奕	湖南大学嵌入式系统与网络实验室	7	17	3.0	3.0
19	李志灿	湖南大学嵌入式系统与网络实验室	2	4	1.0	2.0