原始状态在时序逻辑电路设计中的应用研究

文献导航

搜索文章

搜索思路

作者：

王艳荣褚德欣

基本信息来源于合作网站，原文需代理用户跳转至来源网站获取

时序逻辑电路

原始状态

电路设计

摘要：

原始状态的确定对于时序逻辑电路的设计而言十分重要,本文通过对设计实例设计过程中原始状态的分析和确定,完善了时序逻辑电路的设计步骤,使时序逻辑电路的设计思路更加清晰.

内容分析

关键词云

关键词热度

相关文献

推荐文献

根据相关规定，获取原文需跳转至原文服务方进行注册认证身份信息

完成下面三个步骤操作后即可获取文献，阅读后请点击下方页面【继续获取】按钮

钛学术文献服务平台

学术出版新技术应用与公共服务实验室出品

原文合作方

获取文献流程

1.访问原文合作方请等待几秒系统会自动跳转至登录页，首次访问请先注册账号，填写基本信息后，点击【注册】

2.注册后进行实名认证，实名认证成功后点击【返回】

3.检查邮箱地址是否正确，若错误或未填写请填写正确邮箱地址，点击【确认支付】完成获取，文献将在1小时内发送至您的邮箱

*若已注册过原文合作方账号的用户，可跳过上述操作，直接登录后获取原文即可

点击【获取原文】按钮，跳转至合作网站。

首次获取需要在合作网站进行注册。

注册并实名认证，认证后点击【返回】按钮。

确认邮箱信息，点击【确认支付】，订单将在一小时内发送至您的邮箱。

* 若已经注册过合作网站账号，请忽略第二、三步，直接登录即可。

按字母查找期刊：

联系合作广告推广: shenyukuan@paperpass.com

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王艳荣	内蒙古工业大学信息工程学院	17	15	3.0	3.0
2	褚德欣	内蒙古工业大学信息工程学院	7	18	2.0	4.0