基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
给出了一套适用于SoC芯片的时钟和复位管理电路设计范例,详细介绍了SoC芯片中的时钟和复位管理电路的实现方案.其中时钟管理电路支持输入时钟可选、PLL动态变频、时钟门控管理和时钟状态查询功能,能够灵活的控制各模块输入时钟开启或关闭,很好的支持SoC芯片低功耗工作模式.复位管理电路支持复位输入控制功能和复位状态查询功能.复位输入控制可以选择使能或不使能复位源触发系统复位.
推荐文章
一种适用于导航系统的维特比译码器电路设计与仿真
维特比译码器
分支度量单元
加比选单元
幸存路径管理单元
回溯算法
适用于PCI-E接口的高速FIFO电路设计
先入先出
动态存储器
版图自动生成
一种新型混合信号时钟延时锁定环电路设计
延时锁定环(DLL)
电荷泵
数字鉴相器
压控延时线(VCDL)
一种适用于 DC/DC 控制器的测试及修调电路设计
DC/DC控制器
测试及修调电路
引脚功能复用
测试操作简单
测试成本低廉
测试范围广泛
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种适用于SoC的时钟复位管理电路设计
来源期刊 通信技术 学科 工学
关键词 SoC 时钟管理 复位管理
年,卷(期) 2013,(12) 所属期刊栏目 工程与应用
研究方向 页码范围 104-106
页数 3页 分类号 TN492
字数 1930字 语种 中文
DOI 10.3969/j.issn.1002-0802.2013.12.026
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 胡杨川 3 7 2.0 2.0
2 司焕丽 3 7 2.0 2.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (1)
共引文献  (4)
参考文献  (1)
节点文献
引证文献  (5)
同被引文献  (5)
二级引证文献  (4)
2004(1)
  • 参考文献(0)
  • 二级参考文献(1)
2010(1)
  • 参考文献(1)
  • 二级参考文献(0)
2013(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2014(1)
  • 引证文献(1)
  • 二级引证文献(0)
2016(4)
  • 引证文献(2)
  • 二级引证文献(2)
2017(1)
  • 引证文献(0)
  • 二级引证文献(1)
2018(3)
  • 引证文献(2)
  • 二级引证文献(1)
研究主题发展历程
节点文献
SoC
时钟管理
复位管理
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
通信技术
月刊
1002-0802
51-1167/TN
大16开
四川省成都高新区永丰立交桥(南)创业路8号
62-153
1967
chi
出版文献量(篇)
10805
总下载数(次)
35
论文1v1指导