通用高速乘法器IP模块设计

• 作者: 张磊 汪健 王宁 王少轩 赵忠惠 陈亚宁
• 来源期刊: 集成电路通讯
• 学科: 工学
• 关键词: 乘法器 Booth2 4—2压缩超前进位
• 年，卷（期）: jcdltx_2013,（1）
• 页码范围: 28-33
• 页数: 6页
• 分类号: TN402

摘要

随着ASIC电路处理速度和面积的要求越来越高，对其内部调用的乘法器模块的要求也越来越苛刻，传统的乘法器设计已不能满足需求，一种通用的高速16位乘法器IP模块。采用Bootk2编码，4—2压缩器以及超前进位加法器等算法和技术，在减小乘法器延时的同时，大大节省了电路面积。实现了高速运算，满足了ASIC电路日益增长的技术要求。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张磊	北方通用电子集团有限公司微电子部	9	2	1.0	1.0
2	陈亚宁	北方通用电子集团有限公司微电子部	6	2	1.0	1.0
3	汪健	北方通用电子集团有限公司微电子部	14	17	2.0	4.0
4	赵忠惠	北方通用电子集团有限公司微电子部	8	0	0.0	0.0
5	王少轩	北方通用电子集团有限公司微电子部	4	0	0.0	0.0
6	王宁	北方通用电子集团有限公司微电子部	1	0	0.0	0.0